在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3468|回复: 0

[转载] 應材晶片佈線技術突破,促使邏輯晶片微縮至 3 奈米以下

[复制链接]
发表于 2021-6-18 06:33:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
應材晶片佈線技術突破,促使邏輯晶片微縮至 3 奈米以下   
TECHNEWS

對此應材已開發出阻障層晶種整合性材料解決方案(Endura Copper Barrier Seed IMS)全新材料工程解決方案。這是整合式材料解決方案,高真空環境下將 7 種不同製程技術整合於一套系統。這 7 種技術分別是 ALD(原子層沉積)、PVD(物理氣相沉積)、CVD(化學氣相沉積)、銅回流、表面處理、介面工程和量測,使用選擇性 ALD 取代共形 ALD,消除通路介面處的高電阻率阻障層。這項解決方案還加入銅回流技術,狹窄特徵實現無空隙填充。通路接觸介面的電阻減少 50%、提升晶片效能和功耗表現,能夠持續將邏輯晶片微縮到 3 奈米及更小尺寸。



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 02:00 , Processed in 0.011773 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表