版图LVS

kenanxiaomu · 发表于 2021-6-7 10:06:48

您需要登录才可以下载或查看，没有账号？注册

×

版图过LVS时，有笑脸，但是Extraction Results不对，请问是什么问题呀，是带IO的读出电路，有三组电地，GNDA,VDD33A;GNDR,VDDR;APVD_GND,APVD_VDD

存在感 · 发表于 2021-6-7 10:09:57

提示软连接，可以按提示打开 S 记录选项看看是哪。
个人觉得应该是某些层发生交叠影响器件的识别

Liuchlch · 发表于 2021-6-7 10:11:45

根据他这个描述，你这个他认为可能是二极管的器件有三个端子，你可以去看看他报的这个坐标有什么问题

ssdgege · 发表于 2021-6-7 10:47:51

同一个地方接不通的pin了

tcx963258 · 发表于 2021-6-7 14:01:04

器件叠层导致器件识别有问题已经有提示了，
在错误的器件识别前提下工具认为软连接。
检查覆盖的层吧，比如区分 sub 的层，或者整个rule 对sub 的定义是否跟器件定义有冲突。
在这就是这个器件是否有一个用于区别其他器件的层，他有没有覆盖好。

kyrayan · 发表于 2021-6-7 15:40:16

LVS options上添加POWER/GND或许可以帮到你

kenanxiaomu · 发表于 2021-6-9 08:22:50

好的谢谢大家

kenanxiaomu · 发表于 2021-6-9 08:24:48

因为有三组电地，所以用subcut区分开，是subcut把另一组电地的电路也选中了，改了subcut就可以了。谢谢大家

账号		自动登录	找回密码
密码			注册

[求助] 版图LVS