tf文件添加via enclosure的规则

wky5698

各位好，现有关于tf文件中via enclosure的问题需要各位的帮助。

最近在协助RP的工作，但是一直有一些DRC的问题无法解决。代工厂提供的tf文件似乎非常简单，并没有把所有需要的rules写到里面。

其中一个数量较多的问题是：对于位于金属直角处的via，via一边的enclosure为a，另一边为b。

这条DRC rule是没有写在tf文件里的，最近看了icctf的用户手册，但是没有获得太多灵感。

因此来此发帖向各位求助，想问问上述rule应该用哪条语法描述。由于本人是模拟电路工程师，不知道以上问题有没有描述清楚。谢谢各位。

Tommmy

是准备修改tf 的rule 让pr 工具修掉这种drc？

wky5698

Tommmy 发表于 2021-6-4 23:32
是准备修改tf 的rule 让pr 工具修掉这种drc？

是的，我的理解是因为tf文件里面没有包括相关的rule，所以造成了这些DRC错误。

之前有要求用两个via的规则，但是也没有写在tf文件里，最后改了好几次tf文件终于算是解决了。

但是帖子里的这个问题一直不太有解决思路，因为错误的数量也非常巨大，也不可能去手工修改。

如果可能的话，希望能得到一点提点，谢谢。

Tommmy

不知道楼主说的是不是这种？



icc的tf里面找到的

wky5698

Tommmy 发表于 2021-6-6 20:19
不知道楼主说的是不是这种？

谢谢你的回复，可能我没有把问题描述清楚，这个rule适合via在金属内的enclosure有关，而不是via到金属的spacing。

我画了一面这个草图，不知道是不是能把这个问题描述的更加清楚一点。图中中间的小框是via，外面大框是金属。

因为金属存在一个直角，DRC要求via到金属一边的enclosure是a，另外一边是b。

请问以上情况对应的语法应该是怎么样的？谢谢！

Tommmy

可以看一下这种drc的类型，看看能不能在tf里面找到产生这种via的rule。看有没有对应的可以修改的，希望有用

wky5698

Tommmy 发表于 2021-6-7 12:42
emm，先看一下这种via的类型，看看能不能在tf里面找到产生这种via的rule。看有没有对应的可以修改的，希望 ...

抱歉，via的类型指的是什么？ 据鄙人了解via不都是一样的吗？

Tommmy

看一下这种drc的类型，对应tf里面看能不能找到
tf里面应该有这种类似注释
;;Rule(s): VIA0.EN.31.1.T/......

wky5698

Tommmy 发表于 2021-6-8 00:09
看一下这种drc的类型，对应tf里面看能不能找到
tf里面应该有这种类似注释
;;Rule(s): VIA0.EN.31.1.T/..... ...

代工厂提供的tf写的非常简单，什么注释都没有。

应该是tf文件里只写了最基础的DRC rules，width spacing什么的。

wky5698

各位大佬有遇到过类似问题吗？真心求助！