请问版主，VCS支持system verilog assertion 吗?

XIAODONG12345 · 发表于 2007-12-15 15:34:54

您需要登录才可以下载或查看，没有账号？注册

x

请问版主，最新版本的VCS支持SYSTEM VERILOG ASSERTION 吗?我的开题方向有关这方面的，希望了解的朋友给个答复，先谢过了

sunshinesun · 发表于 2008-3-15 00:18:19

支持的

jesenlee · 发表于 2009-2-22 13:32:23

eetopeetop

edacw · 发表于 2009-2-25 21:14:32

当然支持了。VCS应该是对SV支持最好的

squirrel · 发表于 2009-2-26 01:18:50

版本要高一些，应该起码是2005.06—SP1版本vcs

abcd557 · 发表于 2009-2-26 08:41:03

提示: 作者被禁止或删除内容自动屏蔽

scutllg · 发表于 2010-3-22 00:07:25

我公司这边用的vcs2006是能支持的~~

tiangua · 发表于 2010-3-22 00:09:32

支持啊

kyoiwaiah · 发表于 2010-3-22 09:12:13

学习了

robberxiong · 发表于 2010-3-22 09:14:09

synopsys主推SystemVerilog,它的工具当然支持啦！

abcd557 abcd557 当前离线积分 100 头像被屏蔽	发表于 2009-2-26 08:41:03 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
abcd557 abcd557 当前离线积分 100 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

站长推荐 /2