在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3994|回复: 11

[求助] 关于current mirror的输入问题

[复制链接]
发表于 2021-5-28 08:55:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

咨询一下,如下电流镜结构如何能判断它的输入?
最右边的mos管级联的作用主要是作啥用途的?

CBEC984F-295E-4DF4-A769-C8AA05DCA7D1.jpeg
发表于 2021-5-28 09:05:57 | 显示全部楼层
这种结构的电流镜没有输入的,属于自偏置范畴,参考constant-gm类型的PTAT电流结构。后面级联的是pmos而不是nmos,属于启动电路。
回复 支持 1 反对 0

使用道具 举报

发表于 2021-5-28 09:13:54 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-5-28 09:25:34 | 显示全部楼层


   
gtfei 发表于 2021-5-28 09:05
这种结构的电流镜没有输入的,属于自偏置范畴,参考constant-gm类型的PTAT电流结构。后面级联的是pmos而不 ...



你好,就像下图所示的电流镜,这里的Vx,Vy都没有电压供给,这个电路怎么会工作呢?

自偏置也会有一个参考源来引导mos管自偏置;

级联的确实是PMOS,不过这个启动的原理是啥,能传授下嘛?

7BB208A4-A482-45FA-AB73-5BEA34D91519.jpeg
回复 支持 反对

使用道具 举报

发表于 2021-5-28 10:00:35 | 显示全部楼层
看了半晌才看懂。左侧第二路底下有个电阻,所以这应该是个电流基准,原理就在你贴的这张图的后面几页里
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-5-28 10:40:57 | 显示全部楼层


   
YyuanRTs 发表于 2021-5-28 10:00
看了半晌才看懂。左侧第二路底下有个电阻,所以这应该是个电流基准,原理就在你贴的这张图的后面几页里 ...


感觉不太像哎
回复 支持 反对

使用道具 举报

发表于 2021-5-28 10:43:42 | 显示全部楼层


   
jcxwzy 发表于 2021-5-28 09:25
你好,就像下图所示的电流镜,这里的Vx,Vy都没有电压供给,这个电路怎么会工作呢?

自偏置也会有一个 ...


这个电路你注意看上下两个电流镜是对称的,构成一个闭环,假设两条支路电流比1:1,两个dio形式的mos管自适应提供对侧的mos管栅压,锁定环路。
唯一需要解决的是,这种电路有0点的简并点,pmos栅极为高,nmos栅极为0,这个情况下电路也是稳定的,所以需要启动电路消除0简并点。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-5-28 11:09:47 | 显示全部楼层


   
gtfei 发表于 2021-5-28 10:43
这个电路你注意看上下两个电流镜是对称的,构成一个闭环,假设两条支路电流比1:1,两个dio形式的mos管自 ...


我主要纠结的是初始阶段这个对称电流镜的栅极并没有外接电源供给,就默认它们都是不工作的;

我能不能这样理解,是启动电路赋予了PMOS低电平,NMOS高电平,使他们保持在开启状态?


回复 支持 反对

使用道具 举报

发表于 2021-5-28 11:28:51 | 显示全部楼层
你为什么会认为PMOS和NMOS初始是不工作的呢?
举个例子,一个diode形式的pmos,下端串一个大电阻到地,pmos这个时候是工作的吧?因为电阻把pmos栅极下拉了。
回到这个电路,下面关断的NMOS本质就是一个大电阻,沟道上会有漏电流,PMOS栅极也会被漏电流下拉到一个阈值电压,就工作了。
为什么要加启动电路的原因,就是会存在你说的这种不工作的情况,就需要启动电路检测(以你提出的电路为例):
检测NMOS电压,如果NMOS电压为零,串接的PMOS把NMOS栅极拉高,NMOS导通下拉diode形式的PMOS栅极,电路正常工作,diode形式NMOS栅极电压升高,关断启动下拉管
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-5-28 11:53:50 | 显示全部楼层


   
gtfei 发表于 2021-5-28 11:28
你为什么会认为PMOS和NMOS初始是不工作的呢?
举个例子,一个diode形式的pmos,下端串一个大电阻到地,pmos ...


多谢耐心解答;

如果这样的话,我能不能这样理解:

我列举的电路出现0兼并点的状态:在不同VDD的扫描下,会出现底下NMOS的电阻不够大的情况,导致下拉的电压不够而达不到PMOS开启的阈值,导致整个电路不工作;
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:42 , Processed in 0.019772 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表