设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字集成电路的自动化设计流程
12
返回列表 发新帖
楼主: MOSFET

数字集成电路的自动化设计流程

[复制链接]
发表于 2009-7-11 10:53:51 | 显示全部楼层

非常感谢

非常感谢~~~
回复 支持 反对

使用道具 举报

发表于 2009-7-30 22:08:39 | 显示全部楼层
ding ni
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-1-18 11:13:17 | 显示全部楼层
看看 谢谢
回复 支持 反对

使用道具 举报

发表于 2010-3-20 14:37:42 | 显示全部楼层
看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-4-6 10:08:48 | 显示全部楼层
thanks a lot
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-1 15:11:00 | 显示全部楼层
現在才發現我什麽都懂一點，卻啥都不精通，沒有機會去做一個喜歡的項目啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-1 15:17:17 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-2 01:15:41 | 显示全部楼层
从算法设计到硬线逻辑的实现 复杂数字逻辑系统的Verilog HDL设计技术和方法[夏宇闻
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-10-11 15:57:08 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 04:15 , Processed in 0.022031 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表