看标题和前面描述还是有点云里雾里。后面看了下面的回复基本确认一下工艺,该工艺应该是P_sub 工艺 有带N well 和Pwell ,其中pwell mask 是用Nwell mask 负版来做。没有使用d n well 或 d well .
那么俩组地是做在对应的pwell 里面,如果是从这个角度出发,想增大两地之间电阻方法有两种,1 使用N well 隔开两组地的P well 让两组 地对应的pwell 分开,
从方块阻值上锁 sub 方块阻值是大于 pwell 的方块阻值的。还有一种方法就是看看你是使用的器件里面有没有native nmos 如果有可以利用 native nmos 器件里面的定义层 来隔开两个pwell, 因为native 器件时直接坐在 sub 上 ,该定义区域在 利用n well 负版计算pwell 时会带上该定义层。所以改层区域内是没有pwell 的。
这两种做法是在不曾加mask 前提下加大物理连接层电阻(从pwell 连接 改成 psub 连接)。如果想完完全全分开 就要增加deep n well 完全 独立分开 两组地。