在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2996|回复: 7

[求助] 求问各位大佬,在防止latch-up的方法中怎么理解避免source跟drain的正向偏压?

[复制链接]
发表于 2021-5-13 17:19:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求问各位大佬,在防止latch-up的方法中怎么理解避免source跟drain的正向偏压?
image.png
发表于 2021-5-14 08:44:47 | 显示全部楼层
能发全文不,发这么点理解不来啊?或许是热载流子效应的角度?
 楼主| 发表于 2021-5-14 10:13:34 | 显示全部楼层
百度里防止闩锁效应的方法中的第二条怎么理解。
防止Latch up 的方法
1.在基体(substrate)上改变金属的掺杂,降低BJT的增益
2.避免source和drain的正向偏压
3.增加一个轻掺杂的layer在重掺杂的基体上,阻止侧面电流从垂直BJT到低阻基体上的通路
4. 使用Guard ring: P+ ring环绕nmos并接GND;N+ ring环绕pmos 并接VDD,一方面可以降低Rwell和Rsub的阻值,另一方面可阻止载流子到达BJT的基极。如果可能,可再增加两圈ring。
5. Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值。
6.使nmos尽量靠近GND,pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能
7.除在I/O处需采取防Latch up的措施外,凡接I/O的内部mos 也应圈guard ring。
8. I/O处尽量不使用pmos(nwell)
 楼主| 发表于 2021-5-26 16:23:22 | 显示全部楼层
自己顶一个,求大神解答
发表于 2021-5-31 17:12:15 | 显示全部楼层
特意去百度了一下那个答案,注意审题,那个人说的是S端D端都要避免正向偏压,事实上也确实是这样的,S到衬底以及D到衬底都是反偏diode,所以要避免正偏就能理解了
 楼主| 发表于 2021-6-2 17:06:29 | 显示全部楼层


博命zZ 发表于 2021-5-31 17:12
特意去百度了一下那个答案,注意审题,那个人说的是S端和D端都要避免正向偏压,事实上也确实是这样的,S到 ...


谢谢大神解答
发表于 2021-6-26 18:22:22 | 显示全部楼层
学习了
发表于 2021-9-10 09:15:23 | 显示全部楼层
衬底接在源级,漏极电压比源级要低就得注意了,我估计这说的是N管
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-16 01:01 , Processed in 0.041746 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表