在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4666|回复: 11

[求助] PMOS 还是 NMOS 做 decap ?

[复制链接]
发表于 2021-5-12 11:39:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
弱弱的问,在VDD的电压差情况下,用PMOS和NMOS做power的decap分别有什么不同的考虑呢?
发表于 2021-5-13 14:09:20 | 显示全部楼层
我建议用nmos,因为pmos带个阱,阱这种东西虽说高性能必要,但是风险也大,处理不好各种寄生bjt就来了,甚至latch-up
发表于 2021-5-13 23:37:47 | 显示全部楼层
一般都可以,注意打环;
 楼主| 发表于 2021-5-31 10:31:26 | 显示全部楼层


遍体林香 发表于 2021-5-13 14:09
我建议用nmos,因为pmos带个阱,阱这种东西虽说高性能必要,但是风险也大,处理不好各种寄生bjt就来了,甚 ...


看到有说法,nmos电容在充放电的时候会couple到衬底,而pmos则之间用电源提供couple时 的电流需求
 楼主| 发表于 2021-5-31 10:32:21 | 显示全部楼层


夜冷了 发表于 2021-5-13 23:37
一般都可以,注意打环;


打环这点确实是要注意,谢谢!
发表于 2021-5-31 19:44:22 | 显示全部楼层


黄礼茉 发表于 2021-5-31 10:32
打环这点确实是要注意,谢谢!


打环的必要性在于?
发表于 2021-6-1 13:39:04 | 显示全部楼层


nwpuwangxf 发表于 2021-5-31 19:44
打环的必要性在于?


Reduce the risk of charging induced latch-up
发表于 2021-6-1 16:43:47 | 显示全部楼层
在90nm以上采用单个mos做decap不管用nmos和pmos都差不多,不过建议采用pmos,因为pmos的gate leakage会好些,如果在90nm以下的时候,单个mos做decap有esd风险,不建议
发表于 2021-6-2 14:52:02 | 显示全部楼层


diabol 发表于 2021-6-1 13:39
Reduce the risk of charging induced latch-up


多谢
发表于 2021-6-3 02:40:29 | 显示全部楼层


rickandmorty 发表于 2021-6-1 16:43
在90nm以上采用单个mos做decap不管用nmos和pmos都差不多,不过建议采用pmos,因为pmos的gate leakage会好些 ...


请教一下,90nm以下,单个nmos 做decap 会有esd风险,是什么原因?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:21 , Processed in 0.023874 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表