高性能CMOS采样保持电路的设计

gaofl10 · 发表于 2007-12-13 16:54:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本文介绍了一个高性能采样／保持电路的设计方法。该电路采用全差分结构来减小时钟馈通效应和电荷注入效应所带来的误差。开关部分使用优化的对称CMOS开关来降低其导通电阻。运算放大器则使用折叠式增益自举电路，以便在获得较高增益的同时，得到较快的建立时间。版图设计采用噪声分析法来选择合适的采样电容，以提升整体电路的信噪比。

kissfire2007 · 发表于 2007-12-13 17:36:19

提示: 作者被禁止或删除内容自动屏蔽

kissfire2007 · 发表于 2007-12-14 17:50:24

提示: 作者被禁止或删除内容自动屏蔽

linxiulong · 发表于 2007-12-14 19:47:51

xiexie

linxiulong · 发表于 2007-12-14 19:51:08

xiexie

hitplayboy · 发表于 2007-12-14 22:54:26

好东西我收下了

fanjx · 发表于 2007-12-15 11:14:06

看看什么货色

fanjx · 发表于 2007-12-15 11:16:31

靠靠,国产的

wo22222 · 发表于 2007-12-15 18:52:27

提示: 作者被禁止或删除内容自动屏蔽

cczhanglc · 发表于 2007-12-16 09:44:18

听起来不错，下来看看

kissfire2007 kissfire2007 当前离线积分 363 头像被屏蔽	发表于 2007-12-13 17:36:19 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
kissfire2007 kissfire2007 当前离线积分 363 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

kissfire2007 kissfire2007 当前离线积分 363 头像被屏蔽	发表于 2007-12-14 17:50:24 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
kissfire2007 kissfire2007 当前离线积分 363 头像被屏蔽
	回复支持反对举报

wo22222 wo22222 当前离线积分 20128 头像被屏蔽	发表于 2007-12-15 18:52:27 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
wo22222 wo22222 当前离线积分 20128 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

高性能CMOS采样保持电路的设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1