RISC-V CPU的数据路径以及流水线控制设计参考（伯克利计算机体系结构课程课件）

13129969857 · 发表于 2021-5-6 16:47:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 13129969857 于 2021-5-8 11:40 编辑

Lecture11(RISC-V CPU Datapath Control Intro).pdf (1.36 MB, 下载次数: 383 )

Lecture12(RISC_V CPU Control and pipelining).pdf (1.02 MB, 下载次数: 348 )

Lecture13(Pipelining and Hazards).pdf (1.27 MB, 下载次数: 347 )

11讲，主要是从一个单周期的RISC-V处理器讲RISC-V处理器的数据路径。
12讲，主要是从一个单周期的RISC-V处理器对不同的指令需要产生哪些控制信号，以及引入流水线的知识。
13讲，主要是讲一个五级流水线RISC-V处理器的流水线设计以及数据路径，引入流水线会引起的问题（流水线的冒险）及解决方法。

原网址
CS 61C

student321 · 发表于 2021-5-6 20:36:38

kankan

badegg3 · 发表于 2021-5-6 21:46:27

thanks for your sharing

lans0625 · 发表于 2021-5-21 07:37:57

谢谢分享

renfulin · 发表于 2021-6-29 10:45:35

Thanks for sharing! I will study this book.

qing_0120 · 发表于 2021-6-30 14:21:01

看看，多谢分享

xiangai10000 · 发表于 2021-7-7 08:22:59

thx for share

yemengdaojia · 发表于 2021-8-13 13:51:59

谢谢分享

yemengdaojia · 发表于 2021-8-13 13:52:52

谢谢分享

lans0625 · 发表于 2021-8-13 16:14:44

谢谢分享

[资料] RISC-V CPU的数据路径以及流水线控制设计参考（伯克利计算机体系结构课程课件）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1