在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1209|回复: 2

[求助] Calibre 电路 版图 W L怎么各自计算出来的

[复制链接]
发表于 2021-4-20 10:01:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Calibre 电路 版图 W L怎么各自计算
比如Nmos1 w=210nm L=70nm  m=2;Nmos2  w=210nm L=70nm m=1;
这时计算出来,source 的W=630nm L=70nm

但是,当Nmos1 w=210nm L=70nm  m=2;Nmos2  w=210nm L=90nm m=1;
这时计算出来,source 的W=629.23879nm L=76.34562nm( 后面的小数点后面数字是举例,随便写的)
问题:怎么算出来 W L值的?
发表于 2021-4-20 14:25:13 | 显示全部楼层
我一般是看那个数字比较喜欢,就随便选一个
发表于 2021-5-19 16:30:22 | 显示全部楼层
电路取100nm的L,实际layout会大一些,具体看工艺我不清楚,poly就更要盖住整个沟道还要多出去一部分,
为什么实际layout的L要比电路的L大呢,这是因为注入的时候,载流子不仅纵向扩散,还有横向扩散,导致L比layout的短,这个由工艺规则确定多多少
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:36 , Processed in 0.014924 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表