初学模拟IC，搭建一个telescope运放，请教瞬态输出上下不对称是啥原因的？

jcxwzy · 发表于 2021-4-19 17:26:28

您需要登录才可以下载或查看，没有账号？注册

x

工艺是500nm，设置Vdsatp=Vdsatn=100mv；摆幅设置0.4V-4.8V，Vout DC偏置2.6V，但是输出的瞬态波形Vout总是向下摆幅大于向上摆幅，不能满足设计预期的0.4-4.8V，请问大神这个可能是哪里出了问题？

电路主体

输出摆幅

jcxwzy · 发表于 2021-4-19 17:28:16

补充瞬态时域波形

flyfern · 发表于 2021-4-19 18:36:08

往下的摆幅是管子截止了吧，看是不是输出共模电平低了，尽量在输出摆幅中间

wjx197733 · 发表于 2021-4-20 09:16:43

最上面的管子，偏置电压不要用理想电压源。

jcxwzy · 发表于 2021-4-20 10:19:30

wjx197733 发表于 2021-4-20 09:16
最上面的管子，偏置电压不要用理想电压源。

你好，这个有啥区别不？

jcxwzy · 发表于 2021-4-20 10:20:17

flyfern 发表于 2021-4-19 18:36
往下的摆幅是管子截止了吧，看是不是输出共模电平低了，尽量在输出摆幅中间 ...

之前尝试调过共模电平，效果也是一样

knightrideric01 · 发表于 2021-4-20 10:55:54

检查一下，在输入最高和最低时，是不是有管子进入线性区了。从上到下这么多管子vsat加一起小不了，先不同状态的DC调好了吧。估计很难完成，折叠出来一级A或者AB类会好很多。

jcxwzy · 发表于 2021-4-20 11:04:33

knightrideric01 发表于 2021-4-20 10:55
检查一下，在输入最高和最低时，是不是有管子进入线性区了。从上到下这么多管子vsat加一起小不了，先不同状 ...

你好，是的，在输入摆幅在5mv就出现NMOS管进入线性区了；

在DC状态下，下面两个NMOS的Vdsat在80mv左右；上面两个PMOS的Vdsat在60mv左右；

预期设置的Vdsat是100mv；但将管子的W与multiplier调节过后会有点误差；

geniuswww · 发表于 2021-4-20 11:52:44

要用diode的管子来偏置电流源。不要用理想vdc

jcxwzy · 发表于 2021-4-20 13:30:54

geniuswww 发表于 2021-4-20 11:52
要用diode的管子来偏置电流源。不要用理想vdc

我尝试用理想Isource来代替，好像也没有效果；

是想先把主体做好，再做current mirror偏置；

[求助] 初学模拟IC，搭建一个telescope运放，请教瞬态输出上下不对称是啥原因的？