Cadence仿真对称电路充放电速度不一致

wu_bo · 发表于 2021-4-13 10:09:03

我有个关于Cadence仿真的问题想求助大家。一个如图对称的CMOS电路，管子的尺寸是一致的，仿真结果显示两边充放电速度不同，后面查了下，两边电流也确实不同，这个原因是什么呢？
【vdd=1.2V，RE是幅度1.2V，周期为20ns的方波。仿真结果如图】

castrader · 发表于 2021-4-13 11:15:13

N管和P管的u不一样，相同尺寸下导通电阻基本上差3倍

wu_bo · 发表于 2021-4-13 11:23:12

嗯嗯，但是每条支路的PMOS和NMOS数量是一致的呀，它们导通电阻应该还是一样的？

xuwenwei · 发表于 2021-4-13 13:30:59

建议你要是怀疑的话把所有的都删掉只留两个一模一样的信号输入也给一样的理想的试试

[求助] Cadence仿真对称电路充放电速度不一致