栅压自举开关性能提升

shmzsz · 发表于 2021-4-11 09:55:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

按照文献中的栅压自举开关结构进行仿真，发现负载电容为1pF的时候ENOB只有11bit，请问有哪些地方可以优化吗？

nanke · 发表于 2021-4-11 13:35:26

扫一下开关导通阻抗随输入电压的变化，但从thd看不像是它引入的非线性？看二阶谐波最大，是单端开关？单端开关要注意电荷注入与时钟馈通。其它的看不出来

shmzsz · 发表于 2021-4-11 15:19:57

nanke 发表于 2021-4-11 13:35
扫一下开关导通阻抗随输入电压的变化，但从thd看不像是它引入的非线性？看二阶谐波最大，是单端开关？单端 ...

我减小输入管的导通电阻可以使SFDR增加7dB左右，但是对SNDR基本上没有影响，看FFT波形好像是因为噪底太高的原因？还有就是大佬您说的单端开关的问题，因为我暂时只按照上图的结构搭建出来进行仿真，您的意思是这种结构可以改成全差分的吗？

shmzsz · 发表于 2021-4-12 16:41:23

有人大佬知道吗

nanke · 发表于 2021-4-12 17:08:42

shmzsz 发表于 2021-4-11 15:19
我减小输入管的导通电阻可以使SFDR增加7dB左右，但是对SNDR基本上没有影响，看FFT波形好像是因为噪底太高 ...

不知道，不清楚，没研究，以前学过的忘完了。
是否是电荷注入和时钟馈通可以看看开关相关的论文（我忘了这两个会表现出什么现象了），或者仿真看看——除了差分信号，减小mos管尺寸可以减轻这两个效应，减小mos管后带来的非线性可以串联一个的电阻改善。

是否能改成差分看后级是否允许差分信号，或者伪差分信号。