高速Pipeline SAR第二级电路性能提升求高手指导！！！

Back_road · 发表于 2021-4-9 21:23:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我毕设结构是两级的pipeline SAR，两级采用的都是单纯的SAR ADC结构，中间采用开关进行电荷共享，整体架构如图1。设计指标是8bit 1.2GS/s 28nm。

图1 整体架构

第一级分配是4bit，第二级是5bit，其中1位的冗余。第一级前仿目前只有3.77bit，而第二级只有4.2bit
目前我DAC阵列拨完切换之后还会有下降，如图2，有几mV的下降。因为第一级的输入电压范围大所以看起来不是很明显，但第二级因为输入电压幅度只有30mv，就波动非常明显，如图3.但是差分之后就几乎没有了，如图4.共模这样就会有一些变化。不知道精度影响是不是这里，有朋友遇到过这种情况吗，这种下降的原因是因为比较器输入对管栅电容变化的影响吗？但我增加阵列总电容，下降的幅度并没有减小。现在不知道往哪个方向去改进，求指导！

DACP DACN切换

图3

Back_road · 发表于 2021-4-9 21:26:03

补一下第二级DACP DACN差分以后的图

ericking0 · 发表于 2021-4-21 09:13:01

pipesar没玩过，只能从一般情况来说；
不跑MC，全对称的情况下，共模的变化不会转换为差模；
另外你的共模往下走的情况，我第一感觉是LATCH共模settling的时候的kick回来的，但是你提到增大阵列电容没有影响，就有点想不通了；因为无论是耦合还是漏电，理论上都应该和电容大小强相关的；
除非你高阻节点的寄生电容远大于DAC电容；

JonesWork · 发表于 2022-5-6 15:18:52

楼主目前有改进思路吗？我也是做pipeSAR的，感觉cdac电容上电压下降主要是因为kickback noise影响。有没有考虑优化一下动态比较器？

[求助] 高速Pipeline SAR第二级电路性能提升求高手指导！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！