SystemVerilog for Hardware Description RTL Design and Verification

ffq513 · 发表于 2021-3-16 15:13:50

您需要登录才可以下载或查看，没有账号？注册

x

dcircuit · 发表于 2021-3-16 19:15:01

kankan

lhyi · 发表于 2021-3-17 07:33:19

Thanks for the share

hughs · 发表于 2021-3-17 08:38:07

谢谢分享

risccpu · 发表于 2021-3-18 13:45:22

good book.

jianchongzhou · 发表于 2021-3-19 09:02:56

Thanks!

zhsh94 · 发表于 2021-3-22 07:37:01

谢谢分享

jimcmwang · 发表于 2021-4-7 21:18:42

SystemVerilog for Hardware Description RTL Design and Verification.pdf

6.95 MB, 下载次数: 55 , 下载积分: 资产 -3 信元, 下载支出 3 信元

omnik · 发表于 2021-4-7 21:31:04

ggood

xiaofuss_ · 发表于 2021-4-8 11:19:42

感谢分享

[资料] SystemVerilog for Hardware Description RTL Design and Verification