MASH 1-1-1，verilog，出现的问题。

IC有我心 · 发表于 2021-3-7 21:42:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这是结构。

代码如下：

但是出来的波形不对，结果应该是 -3, -2, -1, 0 , 1, 2, 3, 4.
可是我的出来是这样的波形。

哪里有问题？希望可以和大家交流一下。第一次写verilog。

希望路过的大神可以指点一下。拜托了。

yylei · 发表于 2021-3-7 22:30:44

输出位宽不对，-3到4，有符号数，需要[3:0]

IC有我心 · 发表于 2021-3-8 08:56:08

yylei 发表于 2021-3-7 22:30
输出位宽不对，-3到4，有符号数，需要[3:0]

非常感谢，我也发现了需要负数，怎么改呢？是需要修改 s <= c1_d1 +c2_d2 + c2_d2_d; F_N <= c0 -s1 吗？

海马懒人 · 发表于 2021-3-9 09:44:52

个人的意见verilog代码中有符号的数用signed，例如output signed [OUT_SIZE-1:0] F_N;这时如果原来无符号数是8位，现在有符号数就应该是9位，第一位来表示符号，0位正，1为负，具体你可以去百度符号数是怎么表示的。我自己这两天也在写mash111的代码，也希望能和你多交流。

海马懒人 · 发表于 2021-3-9 10:47:31

宁外说一下，你的s1、s2和图里标的正好对调了吧，不过无伤大雅

MASH 1-1-1，verilog，出现的问题。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1