求教，关于一个环形cmosVCO相噪的仿真

Baca. · 发表于 2021-3-4 16:27:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Baca. 于 2021-3-4 16:47 编辑

现在有一个tsmc的28nm工艺做的VCO，频率大概在9-16G，根据瞬态仿真功耗大概在4.6mw。按照官方的文档进行相噪的仿真，中心频率在13G左右结果频偏在10k时的相噪还大于0dbc/hz，这是正常的吗？还有现在cadence是6.17的，很多地方和官方的教程文档不一样（很多按钮和界面不一样），我仿真的方法如图，求大佬指教，非常感谢！
屏幕截图 2021-03-04 162543.png

Baca. · 发表于 2021-3-4 16:34:51

振荡器是对称负载的环形振荡器

Baca. · 发表于 2021-3-4 16:37:21

我看别的论文相噪都好低，至少比我得出的结果低很多，是我的仿真有问题吗，如果不是的话那可能是电路的原因

Baca. · 发表于 2021-3-4 16:38:56

求教，上面四个usb，lsb ，am，pm都是总的相噪的贡献成分是吗，具体分别指什么呢

Baca. · 发表于 2021-3-4 16:41:31

求教，am，pm，usb，lsb这四个是总的相噪的贡献成分吗，分别具体指什么呢

[求助] 求教，关于一个环形cmosVCO相噪的仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2