LVDS设计求助

tf001 · 发表于 2021-2-22 21:02:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在设计LVDS driver时，框图如下：

初始设想是用下边nmos当电流源，上方的电流源用CMFB控制，这样在电源电压为1.8V时也比较好设计，但是有一个spec，是当输出短路到地时，差分输出每端到地的电流小于12mA，如果采用刚才的设计，CMFB会一直向输出注入电流，违反spec。但是如果上方pmos用电流源，下方NMOS用CMFB控制，虽然spec满足，但是电源电压较低的时候，性能就不是很好了，所以想问下大家之前设计时是怎么考虑的？

磐磬 · 发表于 2021-2-23 20:27:55

性能不是很好了具体是指哪方面呢？还有就是，1.8V VDD的LVDS driver共模电平都会降到1V左右，而不是标准的1.2V了

tf001 · 发表于 2021-2-24 16:57:03

磐磬发表于 2021-2-23 20:27
性能不是很好了具体是指哪方面呢？还有就是，1.8V VDD的LVDS driver共模电平都会降到1V左右，而不是标准的1 ...

谢谢回复，如果电流源用PMOS做，在350mV的幅度下，当电源电压极端下降10%到1.62时，电流源可能就在饱和区的边缘附近，幅度就要下降，虽然也在spec范围内，但是variation相对大一些，如果要求多个lane的matching会考虑的多一些。有一个疑问，LVDS的TIA644 的spec不是规定共模电平在1.125V~1.375V吗？您的意思是选靠近1.125V的共模？

磐磬 · 发表于 2021-2-24 20:27:55

我指的是在产品应用里面，当VDD降到1.8V时，可以相应地下降一些Vcm，此时应该不是一个标准的LVDS电平了。

ericking0 · 发表于 2021-2-25 13:55:36

还有一种方法，上下都用电流源；
输出P/N中间连两个电阻，中点接个VCM；
上下的电流差量被VCM吸收，

tf001 · 发表于 2021-3-8 18:13:13

磐磬发表于 2021-2-24 20:27
我指的是在产品应用里面，当VDD降到1.8V时，可以相应地下降一些Vcm，此时应该不是一个标准的LVDS电平了。 ...

嗯嗯，我看有的产品里确实是这么弄的，我们的还是参考spec来的，所以设计起来就有点费力

tf001 · 发表于 2021-3-8 18:14:52

ericking0 发表于 2021-2-25 13:55
还有一种方法，上下都用电流源；
输出P/N中间连两个电阻，中点接个VCM；
上下的电流差量被VCM吸收， ...

谢谢回复，不太明白，上下都用电流源，那CMFB控制哪里呢？

ericking0 · 发表于 2021-3-10 21:28:50

tf001 发表于 2021-3-8 18:14
谢谢回复，不太明白，上下都用电流源，那CMFB控制哪里呢？

没有共模反馈；
OUTP/OUTN之间串连两个电阻，电阻中间抽头接VCM；
打个比方上面电流4mA，下面电流只有3.9mA；
如果没有中间抽头接VCM，那么由于电流源的高阻，直接就拉飞了嘛；
但是如果中间来两个1Kohms的电阻，电阻抽头接VCM，共模想往上拉的时候，
上面1K电阻留到VCM的电流就会增大，VCM节点流到下面1K电阻的电流就会减小，直到达到平衡，本质就是4mA-3.9mA=0.1mA电流被中间的VCM节点吸收了，所以共模就只偏了100mV

tf001 · 发表于 2021-3-12 11:43:44

ericking0 发表于 2021-3-10 21:28
没有共模反馈；
OUTP/OUTN之间串连两个电阻，电阻中间抽头接VCM；
打个比方上面电流4mA，下面电流只有3.9 ...

谢谢，也就是说我们的VCM不再像CMFB那样做一个检测，而是有电流驱动能力，可以吸收上下电流差的电流，本质VCM做成了一个低阻节点，避免了两个电流源的高阻产生的问题，这样理解对吗？

ericking0 · 发表于 2021-3-12 16:27:01

tf001 发表于 2021-3-12 11:43
谢谢，也就是说我们的VCM不再像CMFB那样做一个检测，而是有电流驱动能力，可以吸收上下电流差的电流，本 ...

差不多就是这个思路；
vds差异导致的系统偏差设法避免掉，剩下的纯粹的random的mismatch靠中间低阻节点吸收；

[求助] LVDS设计求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。