PLL测试buffer

1261015620 · 发表于 2021-2-21 21:09:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 1261015620 于 2021-2-21 21:11 编辑

   我们做了一个简单的反相器buffer输出PLL分频后的时钟到片外用示波器测试，反相器尺寸大概几十um/60nm，测试时发现输出时钟在一两百兆Hz时，示波器看到的波形衰减就已经特别严重，幅度只有大概两三百mV（反相器电源1.2V），而且波形质量特别差。示波器和探头的带宽在3GHz，远大于被测时钟频率。

   请教大家，是不是我们测试时的什么设置没有搞对，还是说百兆Hz的时钟压根就不能用简单的反相器驱动。如果不能，那一般测试几百MHz~几GHz的时钟输出buffer采用什么结构？开漏输出吗？

   还有就是测试时因为觉得频率比较低所以没有考虑阻抗匹配的问题，不知道合不合理。

   请大家指点一二~

fhy420462303 · 发表于 2021-2-22 09:25:14

普通BUFFER肯定不可以啦，阻抗匹配肯定会影响到输出。但是这个MHz 普通的buffer应该问题不大呀！分频加BUFFER仿真一下tran 看看呗

远上寒杉 · 发表于 2021-2-22 09:29:55

当信号传输时间超过信号周期的1/10时就得用长线理论了，100MHz的信号在线长30cm以内可以不用做匹配。

1261015620 · 发表于 2021-2-22 09:41:54

fhy420462303 发表于 2021-2-22 09:25
普通BUFFER肯定不可以啦，阻抗匹配肯定会影响到输出。但是这个MHz 普通的buffer应该问题不大呀！分频加BUFF ...

之前仿真只带了pad的寄生电容，没考虑片外的其他负载效应，仿真看来问题不大。
现在是不清楚探头和示波器到底加入了多少负载~

1261015620 · 发表于 2021-2-22 09:44:59

远上寒杉发表于 2021-2-22 09:29
当信号传输时间超过信号周期的1/10时就得用长线理论了，100MHz的信号在线长30cm以内可以不用做匹配。 ...

是的，其实单示波器探头的线长就已经超过30cm了。按理说需要考虑阻抗匹配了。。。

TCted · 发表于 2021-2-22 10:17:46

应该不是buffer的原因，你这个反相器尺寸驱动100MHz信号没什么问题。估计是示波器的问题，看下示波器探头的耦合方式、衰减系数、输入阻抗。

acging · 发表于 2021-2-22 11:14:49

ESD怎么做的？
示波器探头电容可能有50pF，有带上做过仿真吗？

fhy420462303 · 发表于 2021-2-22 15:16:42

1261015620 发表于 2021-2-22 09:41
之前仿真只带了pad的寄生电容，没考虑片外的其他负载效应，仿真看来问题不大。
现在是不清楚探 ...

探头和示波器这个测试仪器应该有给出来的哦！

1261015620 · 发表于 2021-2-22 19:35:34

acging 发表于 2021-2-22 11:14
ESD怎么做的？
示波器探头电容可能有50pF，有带上做过仿真吗？

ESD是一个简单的GGNMOS，按理说正常只会引入一个比较小的寄生电容才对。
查了示波器探头的参数，是个差分探头，不过是把负端接地来测的单端时钟信号。探头的输入差分电阻100k，输入差分电容0.3pF，这个负载应该是比较小的。

1261015620 · 发表于 2021-2-22 19:37:20

fhy420462303 发表于 2021-2-22 15:16
探头和示波器这个测试仪器应该有给出来的哦！

根据型号查了相应的参数，差分探头的输入差分电阻和电容分别是100k和0.3p，示波器是50Ω匹配的。这个负载应该是比较小的才对。

[求助] PLL测试buffer

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2