PLL输入buffer设计

xianwu_hs · 发表于 2021-2-20 10:45:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一款PLL产品的设计中，射频输入buffer，datasheet中给出如下描述，RFINA,RFINB为互补信号，在应用中RFINA接VCO的输出信号，RFINB通过100pF电容耦合至地；同时RFINA,RFINB，还可以工作在双端模式。带宽在200M-8GHz。RFin的功率为-15dbm-0dbm。这样的RFBUFFER如何设计？？？

fhy420462303 · 发表于 2021-2-20 14:15:46

确定静态工作点，输出摆幅，功耗等等信息，然后就是查询一些buffer结构，看看那些能够满足需求，然后在设计！

xianwu_hs · 发表于 2021-2-24 17:31:17

补充：具体的需求如图中描述，既可以接差分输入，也可以接单端输入，单端输入时，另一端旁路至地

xianwu_hs · 发表于 2021-2-24 17:32:21

fhy420462303 发表于 2021-2-20 14:15
确定静态工作点，输出摆幅，功耗等等信息，然后就是查询一些buffer结构，看看那些能够满足需求，然后在设计 ...

谢谢，目前查找的buffer结构中要么是单端工作，要么是双端工作，这种需求的还没有找到，不知道您有没有了解到

xianwu_hs · 发表于 2021-2-24 18:55:51

自顶求助

fhy420462303 · 发表于 2021-2-25 09:17:15

xianwu_hs 发表于 2021-2-24 17:32
谢谢，目前查找的buffer结构中要么是单端工作，要么是双端工作，这种需求的还没有找到，不知道您有没有了 ...

你这两端肯定是双端工作的呀！两端其实都一样呀！

xianwu_hs · 发表于 2021-2-25 09:57:29

fhy420462303 发表于 2021-2-25 09:17
你这两端肯定是双端工作的呀！两端其实都一样呀！

评估板是单端的，另一端通过100p旁路到地，如我发的图手册也是这么写的，in single mode。。。。。。

fhy420462303 · 发表于 2021-2-25 13:47:13

xianwu_hs 发表于 2021-2-25 09:57
评估板是单端的，另一端通过100p旁路到地，如我发的图手册也是这么写的，in single mode。。。。。。
...

那你里面设计应该是需要双端口吧！

xianwu_hs · 发表于 2021-2-26 09:57:58

fhy420462303 发表于 2021-2-25 13:47
那你里面设计应该是需要双端口吧！

是的，已经设计了一个双端口的接口电路，但是里面需要一个和它对接的差转单电路，卡在这里

[求助] PLL输入buffer设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1