设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享资料Verilog HDL数字集成电路高级程序设计蔡觉平 ...

1 2 3 4 56 / 6 页

发新帖

楼主: 63号

[资料] 分享资料Verilog HDL数字集成电路高级程序设计蔡觉平

发表于 2023-4-9 12:31:30 | 显示全部楼层

好资料多谢分享

回复支持反对

发表于 2024-1-14 13:22:34 | 显示全部楼层

thank you

回复支持反对

发表于 2024-1-15 09:56:27 | 显示全部楼层

必须感谢楼主的资源，万分感谢

回复支持反对

发表于 2024-1-20 14:37:42 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

品博锦取_2021

发表于 2024-1-23 11:49:00 | 显示全部楼层

内容细致专业全面，很有指导和实用性，学下

EETOP创芯人才网简历投递入口

回复支持反对

1 2 3 4 56 / 6 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-5 03:53 , Processed in 0.021434 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表