在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8765|回复: 14

[求助] SAR ADC 的dnl、inl仿真

[复制链接]
发表于 2021-2-6 17:46:57 | 显示全部楼层 |阅读模式
100资产
最近在做adc的dnl、inl仿真,想采用输入斜坡信号的方式,现在是adc后接Veriloga编写的DAC,输出的数据保存成了txt格式,问题是每个数字量对应的模拟输入不知道如何获取,还有就是在得到数据以后在MATLAB里如何处理,编程思路是怎样?望大佬们多多指教。

最佳答案

查看完整内容

可以再写一个veriloga模块,使用你的采样时钟触发数据存储,并将结果保存到csv/text @( cross( V( sample_clk ) - VTH, -1 ) ) begin $fstrobe(fid, "%d\t%d", sample_number, sample_analog_value ); end
发表于 2021-2-6 17:46:58 | 显示全部楼层
可以再写一个veriloga模块,使用你的采样时钟触发数据存储,并将结果保存到csv/text
@( cross( V( sample_clk ) - VTH, -1 ) ) begin
  $fstrobe(fid, "%d\t%d", sample_number, sample_analog_value );
end
 楼主| 发表于 2021-2-7 16:44:15 | 显示全部楼层
大佬们帮帮忙啦
发表于 2021-2-18 15:15:31 | 显示全部楼层
谢谢分享
发表于 2021-2-18 15:17:02 | 显示全部楼层
thank you for your share
 楼主| 发表于 2021-3-5 14:53:01 | 显示全部楼层


quantus 发表于 2021-2-6 17:46
可以再写一个veriloga模块,使用你的采样时钟触发数据存储,并将结果保存到csv/text
@( cross( V( sample_c ...


老哥,10位的adc,用斜坡法仿真dnl、inl通常要采多少个点
发表于 2022-2-15 13:09:52 | 显示全部楼层


quantus 发表于 2021-2-6 17:46
可以再写一个veriloga模块,使用你的采样时钟触发数据存储,并将结果保存到csv/text
@( cross( V( sample_c ...


单纯presim 这样可跑DNL  INL  ?

发表于 2022-8-6 21:50:54 | 显示全部楼层


送送送 发表于 2021-3-5 14:53
老哥,10位的adc,用斜坡法仿真dnl、inl通常要采多少个点


每个采样点多0.1LSB最好,不过会仿的很慢,不要超过0.5LSB,这样inl、dnl值更准确。
发表于 2022-8-10 15:26:09 | 显示全部楼层


seabrook 发表于 2022-8-6 21:50
每个采样点多0.1LSB最好,不过会仿的很慢,不要超过0.5LSB,这样inl、dnl值更准确。 ...


仿真出来阶梯曲线了,请问怎么算dnl和inl
发表于 2022-8-10 20:18:24 | 显示全部楼层


penghe666 发表于 2022-8-10 15:26
仿真出来阶梯曲线了,请问怎么算dnl和inl


cadence自带inl和dnl计算功能,在计算器内
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:03 , Processed in 0.021503 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表