verilog-mode中如何处理instance中的ifdef port

xiaocui0725 · 发表于 2021-2-2 20:17:58

您需要登录才可以下载或查看，没有账号？注册

x

当前开发环境中使用了emacs的verilog-mode.el插件来集成，发现如果autoinst例化的模块包含ifdef定义的port时，插件不能很好的处理。想知道一下大家有什么好的方式来处理。

caoxiangrong11 · 发表于 2021-2-24 10:27:24

建议直接写个脚本来进行集成就行呢。这种脚本比较容易写的。

xiaocui0725 · 发表于 2022-3-14 21:35:42

是的，我已经这样做了谢谢

zhanglin814725 · 发表于 2022-5-13 11:05:47

脚本能共享一下吗？

jsanchez · 发表于 2022-6-22 04:33:45

Valido para cada unlo

kuolifeng · 发表于 2022-7-13 14:18:09

也想知道怎麼做?

[讨论] verilog-mode中如何处理instance中的ifdef port