在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2259|回复: 4

[求助] 锁相环技术

[复制链接]
发表于 2021-2-1 15:26:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 乐亦有道 于 2021-2-1 15:44 编辑

现在想了解锁相环前沿热点该看那些资料呢,研究生阶段要做到什么程度呢,感觉现在的都在加各种辅助电路?
发表于 2021-2-1 15:47:26 | 显示全部楼层
按照我们老师说的,研究生把经典的锁相环结构完全理解、设计出来,完成后仿真就达标了。不要想着去创新,不然就是浮躁。因为基本的PLL从前仿、版图到后仿已经有很多东西啃的了。
发表于 2021-2-1 16:34:00 | 显示全部楼层
很难,想创新国内配套跟不上。。
发表于 2021-2-1 16:57:47 | 显示全部楼层
看前沿肯定JSSC和ISSCC了,不过现在都是毫米波的PLL居多,你想发前沿的论文那就找毫米波的导师希望大点。
PLL模块多,就算一个几GHz的,国内研究生能从设计到后仿真把所有模块都吃下来,已经很不错了。
当然如果能流片测试,那就更上一层楼。
发表于 2021-2-4 15:41:17 | 显示全部楼层
CPPLL+ADPLL
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:08 , Processed in 0.017603 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表