小白求指导关于cadence中加上数字激励的方法

斩海之歌 · 发表于 2021-1-26 16:58:02

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬好，由于输入做一个PISO，输入20bit的数据很大，我想用verilog代码进行实现激励，可如何在cadence之中进行使用呢？

第二信使 · 发表于 2021-1-26 17:05:38

要么混合仿真，要么做成VCD

刘兴国 · 发表于 2021-1-26 19:24:37

可以用VerilogA写ADC配合电压源的方式加激励。是20bits还是20bytes呢？要是20bits还好吧，就用vdc也才20个。

斩海之歌 · 发表于 2021-1-29 23:29:48

刘兴国发表于 2021-1-26 19:24
可以用VerilogA写ADC配合电压源的方式加激励。是20bits还是20bytes呢？要是20bits还好吧，就用vdc也才20个 ...

我现在明白了用AMS就好了

[求助] 小白求指导关于cadence中加上数字激励的方法