在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1709|回复: 4

[求助] 小白 求指导关于cadence中加上数字激励的方法

[复制链接]
发表于 2021-1-26 16:58:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬好,由于输入做一个PISO,输入20bit的数据很大,我想用verilog代码进行实现激励,可如何在cadence之中进行使用呢?

发表于 2021-1-26 17:05:38 | 显示全部楼层
要么混合仿真,要么做成VCD
发表于 2021-1-26 19:24:37 | 显示全部楼层
可以用VerilogA写ADC配合电压源的方式加激励。是20bits还是20bytes呢?要是20bits还好吧,就用vdc也才20个。
 楼主| 发表于 2021-1-29 23:29:48 | 显示全部楼层


刘兴国 发表于 2021-1-26 19:24
可以用VerilogA写ADC配合电压源的方式加激励。是20bits还是20bytes呢?要是20bits还好吧,就用vdc也才20个 ...


我现在明白了 用AMS就好了
发表于 2024-7-18 09:37:10 | 显示全部楼层
现在不允许叫 MISO 了是吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 11:15 , Processed in 0.018097 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表