求助：异或门电路搭建问题

eepico

求助：如图，用与非门构成异或门需要16个管子，而用图三构成的异或门管子更少，求问电路是用何种思路化简的。 半加器:Sum值为AB的异或

castrader

a取反2管 b取反2管 a a反 b b反合起来做组合逻辑8管
12个管子就能实现
如果想加点驱动，后面再加一个buffer 14个管子就跟上面的电路是一样的
哪里需要4个与非门这么麻烦？

eepico

   

castrader 发表于 2021-1-22 13:48
a取反2管 b取反2管 a a反 b b反合起来做组合逻辑8管
12个管子就能实现
如果想加点驱动，后面再加一个buffer ...

做组合逻辑8管是指：与门（与非+非门）×2     +     或门（或非+非门）   =   6个？

eepico

   

castrader 发表于 2021-1-22 13:48
a取反2管 b取反2管 a a反 b b反合起来做组合逻辑8管
12个管子就能实现
如果想加点驱动，后面再加一个buffer ...

主要是这个半加器是如何想到用与非结果变为异或门的。谢谢你~

jmf

   

eepico 发表于 2021-1-22 14:03
主要是这个半加器是如何想到用与非结果变为异或门的。谢谢你~

思路是这样：因为carry的结果需要a&b（11）；利用 a&b（11） 加上 a|b（00）可以搭建出“同或”，即“异或” 。
上述过程是总体的思路，要注意一下信号的极性（和正确的逻辑会差一些反相器），就会得出你图中的结果。

cceenn

考虑用传输门加非门的电路。可以做到一级延时

JakiYu

   

cceenn 发表于 2021-5-13 11:50
考虑用传输门加非门的电路。可以做到一级延时

可以详细说说怎么做吗？在做一个高速异或逻辑电路，试了好几种都不行，谢谢

cceenn

   

JakiYu 发表于 2021-10-20 20:28
可以详细说说怎么做吗？在做一个高速异或逻辑电路，试了好几种都不行，谢谢
...

我也没有搞定。基本可以两级delay可以完成。