同步复位电路 reset synchronizer

肥鸡跳墙 · 发表于 2023-5-13 13:17:38

学习学习

shiluo9 · 发表于 2024-8-9 11:15:34

学习了

lolina · 发表于 2025-4-29 11:39:32

本帖最后由 lolina 于 2025-4-29 11:41 编辑

为什么同步复位电路 reset synchronizer 自己不会进入亚稳态?
前面讲了，第一级的 D flip flop 是有可能进入亚稳态。关键在于第二级。第二级的D输入端在第一个 clk 到来的时刻仍是稳定的低电平（第一级的输出此时尚未变成亚稳态 X），第二级的的状态不需要改变，仍旧保持原来复位后的0状态。等到第二个 clk 到来的时候，如果第一级已经不在亚稳态了，第二级的D输入就是一个稳定的1，那第二级的输出rstn_sync自然就变成稳定的1了。即使第一级在第二个 clk 到来的时候没有完全走出亚稳态，只要第一级的输出不在中间值附近，第二级仍会把第一级的输出当成0或1，第二级的输出rstn_sync也就因此为稳定的0或1。这也就是为什么有时候同步复位电路 reset synchronizer的latency是在1-3个时钟之间。

这段解释已经超过80%的复位电路讲解了，关键是第二个DFF不会进入亚稳态，这跟打两拍不完全一样，从recovery/removal角度，两个dff都会违例，只是第二个DFF的D端为0，所以违例不会导致Q变X,这根打两拍的原理是有本质区别的

lolina · 发表于 2025-4-29 11:45:19

复位同步还有一个限制就是PorZ到两个DFF的skew要小于一个时钟周期，别忘了哦

[原创] 同步复位电路 reset synchronizer

浏览过的版块

站长推荐 /2