如图，PLL SDM模型仿真与实际SDM逻辑波形差异巨大可能是什么原因

摩卡咖啡 · 发表于 2021-1-11 14:58:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由摩卡咖啡于 2022-4-27 18:03 编辑

我用数字那边提供的理想SDM的Matlab模型，生成了小数分频PLL所需的激励，代入到我模拟电路仿真，波形都是在想得到频率基础上，频率做小幅度的波动（±3Mhz左右）,仿真了100us内，稳定后的波形，峰峰值最大8mhz。平均下来的频率也符合预期。
后来数字那边做完了实际的SDM电路，用数字给的激励仿真，波形起伏非常大（P2P频率有23Mhz），看起来像是没有一个基准频率一样。
这种情况是数字设计的问题，还是我模拟这边满足不了需求？也不知道数字具体咋设计的，我这边不知道怎么判断了，模型和实际的数字电路差别会这么大吗？

上图是VCO的控制电压处的波形，

上图为PLL输出频率波形