Divider用pss+pnoise仿真相噪出现pss不收敛。该如何解决？

Sakura314

学习学习

kangnaixin

确认你的电路内部节点最低频率是多少，设置成beat fre，该频率未必是输出频率

its_aleix

我发现是MMD内部存在一个2、3分频一直在变化，比如我160MHz的VCO输出，分频器内部依次出现80、40，然后在下一级的时候出现一个2、3分频变化，导致频率从20变化到13.333，一直在变，这个频率变化导致pss不收敛，我调小beat freq之后，ponies出来的图形也不对，我现在也不晓得咋整，没找到解决防范。不知道楼主解决了没有？

kimerPrince

its_aleix 发表于 2025-2-10 00:31
我发现是MMD内部存在一个2、3分频一直在变化，比如我160MHz的VCO输出，分频器内部依次出现80、40，然后在下 ...

应该是23分频内部有节点悬空产生分频比错误，VCO的输出频率太小导致动态逻辑错误

its_aleix

kimerPrince 发表于 2025-4-9 12:21
应该是23分频内部有节点悬空产生分频比错误，VCO的输出频率太小导致动态逻辑错误
...

前辈您好，我查看了一下电路，对于您说的第一项，23分频内部是没有节点悬空的

第二项的话，VCO输出160MHz频率，您的意思是说这个频率太低了，导致动态逻辑错误吗，这个我不太理解。
下面是我的理解
我电路是为了实现160MHz分频道8MHz，也就是分频比是20，按照23分频的计算的话，20不是2和3的幂次方，所以我理解他一定会有一个点的频率是在变化，为了实现1.5倍，但按照计算的话也不是完整的8MHz，这个地方我仍然有疑惑。
最后，感谢您的回回答，我会再仔细考虑您说的话。

akohum

its_aleix 发表于 2025-4-9 14:00
前辈您好，我查看了一下电路，对于您说的第一项，23分频内部是没有节点悬空的

第二项的话，VCO输出160MH ...

请问这个问题解决了吗，MMD的PSS仿真怎么才能收敛呢，中间会有频率变化，很难给出最大公约数

its_aleix

akohum 发表于 2025-6-23 10:30
请问这个问题解决了吗，MMD的PSS仿真怎么才能收敛呢，中间会有频率变化，很难给出最大公约数

...

一定会存在一个最大公约数，但是收敛后的pnoise仿真也不太行，如果要评估噪声，我的解决办法是调整频率和分频比，分频比设置为2的幂次方倍，就可以收敛。然后跑几组评估一下不同频率下pnoise数据的变化情况。可以直接拿来用在当下频率

akohum

its_aleix 发表于 2025-6-24 09:28
一定会存在一个最大公约数，但是收敛后的pnoise仿真也不太行，如果要评估噪声，我的解决办法是调整频率和 ...

2的幂次方可以是因为不存在除2除3之间的切换，所有节点的频率都是输出的公倍数，但是如果存在除2除3的切换时，就会产生一些其它频率的谐波，需要把公约数设置的很小，可能到0.1MHz的位置，不过您说的这种粗略的估计也值得借鉴，毕竟除法器的噪声在PLL输出shaping中占比很小，感谢~

its_aleix

akohum 发表于 2025-6-24 16:50
2的幂次方可以是因为不存在除2除3之间的切换，所有节点的频率都是输出的公倍数，但是如果存在除2除3的切 ...

是您说的这个意思，我之前尝试过，pss是可以设置分数频率的，能让MMD收敛，但是收敛之后的pnoise仿真结果，也不对，我尝试过多次，都不正常。于是我才采用最后和您说的这个，换个频率。算是有点取巧了