超低功耗振荡器OSC漏电问题

eexiaozi · 发表于 2020-12-23 09:51:46

上图是论文上的截图，是我们流片的振荡器结构。
电源电压3V。
正常工作电流约100nA，频率为2kHz。现在遇到概率性漏电的问题，约有2%左右的芯片，电流变成500nA，频率变成0.2kHz。
通过实测和拟合仿真，基本判定Vr被抬高，原来Vr小于0.2V，拟合仿真发现Vr被抬高到2.2V以上，猜测有寄生路径将电流灌入到Vr的电阻串支路中。
但是通过FIB将Vr接地，电流恢复到100nA，正常了，频率也接近仿真值。
在layout上找寄生路径，假设了很多种可能，但还是没有找到与实验现象相符的寄生路径。
想请教大家对这种概率性漏电的路径有什么好的想法或建议，谢谢。

xux1991 · 发表于 2020-12-23 10:08:08

本帖最后由 xux1991 于 2020-12-23 10:22 编辑

我理解Vr是用来和电容电压Vc作比较，来确定时钟周期的，如果FIB中把Vr接地，这个OSC为什么还能出来频率？图片里的SW模块电路是什么？感觉500nA的漏电不太可能是寄生造成的，1.可能是逻辑电路发生错误造成工作偏离设计；2.偏置产生电路电流变大；

eexiaozi · 发表于 2020-12-23 10:37:06

xux1991 发表于 2020-12-23 10:08
我理解Vr是用来和电容电压Vc作比较，来确定时钟周期的，如果FIB中把Vr接地，这个OSC为什么还能出来频率？图 ...

多谢回复。
这涉及到Vbn和Vcomp具体比较电路的问题，在正常工作的电路里面，的确Vr是和电容电压Vc进行比较的，但是clock进行比较的电压是Vbn和Vcomp，当电容充电超过一个很小的值，电容就长期处于放电状态，Vcomp这个期间会缓慢下降，会触发Vc的放电开关关闭，重新充电。
SW是chopper的开关电路。因为电阻很大，6MΩ，将Vr抬升到2V，使整个模块静态功耗增大到500nA是可能实现的。通过FIB将Vr接地，电流会恢复正常。