occ clock chain reg block

ajax_daniel · 发表于 2020-12-22 16:40:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大佬们，请教个问题：

在插入occ之后drc，trace scan chain时，trace到clock chain中的几个reg，报S1的violation，看电路相应reg的SI、SE都接0了，有了解的大神解答下么，可能是哪里出了问题？

具体报错：Chain 1 blocked at DFF gate clock_chain_reg_0 after tracing 0 cells.(S1-1)

l13787908861 · 发表于 2020-12-22 17:29:50

涨知识了，很实用，谢谢分享。

ajax_daniel · 发表于 2020-12-22 20:15:46

把bidi delay设为0，可以跳过S1的violation，但不知道原因为何。坐等大佬来解答！

wuruic · 发表于 2020-12-22 20:34:20

ajax_daniel 发表于 2020-12-22 20:15
把bidi delay设为0，可以跳过S1的violation，但不知道原因为何。坐等大佬来解答！ ...

在gui界面点到S1错误上，点inspect violation看下电路图是怎么分析的吧，一般出现S1就是最基础的扫描链断在某个点上，加入OCC之后出现这个问题一半是因为OCC没设置对。

ajax_daniel · 发表于 2020-12-23 11:30:51

wuruic 发表于 2020-12-22 20:34
在gui界面点到S1错误上，点inspect violation看下电路图是怎么分析的吧，一般出现S1就是最基础的扫描链断 ...

我是参照user guid给的脚本设的，反复检查，看上去没什么问题，不知道有没有需要额外加的设置

quanqiutong · 发表于 2020-12-23 11:48:24

occ 的这种S1问题很头疼，只能靠猜和试。已经碰到过几次了。

睡醒说晚安 · 发表于 2021-7-27 18:10:43

请问问题解决了吗

YouHKH · 发表于 2021-7-29 23:25:42

ATPG的S1 DRC？还是DFT insert的S1 DRC？
我之前遇到ATPG S1 DRC，在test setup的时候，不要将SCan reset拉低，就不会出现这个问题。

p123qq · 发表于 2023-9-1 10:58:01

ajax_daniel 发表于 2020-12-22 20:15
把bidi delay设为0，可以跳过S1的violation，但不知道原因为何。坐等大佬来解答！ ...

请问怎样吧 bidi delay 设为0，使用什么命令，谢谢。

wangwei19951118 · 发表于 2023-9-6 14:35:13

YouHKH 发表于 2021-7-29 23:25
ATPG的S1 DRC？还是DFT insert的S1 DRC？
我之前遇到ATPG S1 DRC，在test setup的时候，不要将SCan reset拉 ...

还有这回事吗

[求助] occ clock chain reg block

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1