小数分频锁相环的vA模型仿真后，频谱中出现了很高的sigma-delta噪声，合理吗？

TailSummer · 发表于 2022-9-5 11:13:05

请教一个问题，为什么说FFT的点不够，DSM的噪声会上抬？我发现对小数PLL输出做FFT，底噪大了很多

邓小力 · 发表于 2022-12-15 17:44:19

TailSummer 发表于 2022-9-5 11:13
请教一个问题，为什么说FFT的点不够，DSM的噪声会上抬？我发现对小数PLL输出做FFT，底噪大了很多
...

FFT点数不够，相当于一次fft步进会增大，也就是说原本1Hz的噪声量现在变成了MHz级别的噪声叠加，所以底噪会增加。

五十一颗芯 · 发表于 2023-12-4 15:30:56

TCted 发表于 2021-1-26 17:29
1. 输出波形是方波，做FFT肯定有多次谐波啊，没有问题。如果对谐波抑制没有要求的话，只看主频附近就行。 ...

这个地方应该减小分频比吧，等效于增大参考噪声

zhangzhichaoA · 发表于 2024-6-26 10:48:24

MARKMARKMARKMARKMARK

高鹏 · 发表于 2024-8-23 16:23:11

kanon0530 发表于 2021-1-27 09:55
这位朋友我上面是不是写了用fft看相位噪声应该不对……因为fft的频率间隔太大所以sigma-delta的噪声在输 ...

请教一下，这个SDM噪声是怎么仿真出来的，是把sdm放入环路中，用trans仿真整体环路的锁定，然后看稳定一段时间后VCO的输出波形，做FFT分析吗？还是做PSD分析，谢谢。

小无悟到了 · 发表于昨天 15:58

摩卡咖啡发表于 2021-1-25 18:33
分数分频我是这个样子

请问是直接FFT吗

账号		自动登录	找回密码
密码			注册

[求助] 小数分频锁相环的vA模型仿真后，频谱中出现了很高的sigma-delta噪声，合理吗？