SARADC冗余问题

david123123 · 发表于 2021-1-17 22:40:56

我想问一下如何确定一个ADC需要冗余位呢

q8097 · 发表于 2021-7-28 11:20:31

david123123 发表于 2021-1-17 22:40
我想问一下如何确定一个ADC需要冗余位呢

一般高速SAR中用到冗余位比较多

q8097 · 发表于 2021-7-28 11:23:28

loveagic 发表于 2020-12-11 14:46
多谢前辈教诲，打算好好学Veriloga ，写一下；也感谢您的解答

楼主，我想问下，你最终用Veriloga写的吗，如果电路要流片的话，必须搭编码模块，也就是用加法器实现，这样的话可以套你上面那篇论文的公式吗，不知道你把这个弄懂了吗，期待解答，谢谢

lzzz · 发表于 2021-12-17 21:27:28

请问如果用加法器实现，最终位会有溢出吗？

lushimang · 发表于 2022-1-16 23:01:14

楼主你好，请问你试过刘纯成那篇论文里的冗余补偿方法了吗？如果你已经做出来了，能否分享下代码？感激不尽

爱学习的小居居 · 发表于 2022-9-8 15:41:30

我也有同样的困惑，如果用VerilogA 实现的话，应该怎么写呢，正常的DAC我会写，这种带冗余的不太明白，希望有前辈回答

蓝色记忆 · 发表于 2022-9-16 09:30:12

loveagic 发表于 2020-12-11 09:56

你好，方便把论文上传吗？感谢

auch0311 · 发表于 2023-8-12 14:09:23

谢谢

nyazero · 发表于 2024-1-5 15:02:55

loveagic 发表于 2020-12-11 10:00
谢谢您，目前有两个方法：用veriloga写，或者用加法器实现，不太擅长用代码写，打算直接硬搭了...... ...

如果冗余位位1则加，为0则要减。

[原创] SARADC冗余问题