在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 空白MAX

[资料] 【电子书】Digital Integrated Circuit Design Using Verilog and Systemverilog

[复制链接]
发表于 2022-8-9 22:27:18 | 显示全部楼层
Thanks for the great sharing
发表于 2022-8-9 23:07:00 | 显示全部楼层
谢谢分享
发表于 2022-8-10 15:04:43 | 显示全部楼层
谢谢分享
发表于 2022-8-10 17:17:37 来自手机 | 显示全部楼层
thanks for sharing
发表于 2022-8-13 10:50:34 | 显示全部楼层
ok ffffff
发表于 2022-8-15 10:40:34 | 显示全部楼层
bi xu yao ths
发表于 2022-8-16 16:21:43 | 显示全部楼层

后仿的时候sdf反标不上可能是什么原因呢?

本帖最后由 liming_DE 于 2022-8-16 16:23 编辑

这是一颗小芯片?

发表于 2022-8-19 15:27:18 | 显示全部楼层
谢谢分享
发表于 2022-8-22 16:21:45 | 显示全部楼层
kankan
发表于 2022-9-19 13:47:37 | 显示全部楼层
感谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:07 , Processed in 0.020407 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表