设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【电子书】Digital Integrated Circuit Design Using Ve ...
12345678910... 62下一页
返回列表 发新帖
楼主: 空白MAX

[资料] 【电子书】Digital Integrated Circuit Design Using Verilog and Systemverilog

[复制链接]
发表于 2020-11-30 06:42:02 | 显示全部楼层
thansk a lot
回复 支持 反对

使用道具 举报

lhyi
发表于 2020-11-30 07:08:07 | 显示全部楼层
回复查看本帖隐藏内容
回复 支持 反对

使用道具 举报

omnik
发表于 2020-11-30 08:18:59 | 显示全部楼层
goood ebook
回复 支持 反对

使用道具 举报

发表于 2020-11-30 08:20:04 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

发表于 2020-11-30 08:29:02 | 显示全部楼层
学习分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 08:53:06 | 显示全部楼层
Digital Integrated Circuit Design Using verilog and Systemverilog
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 08:56:27 | 显示全部楼层
good job
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 09:01:38 | 显示全部楼层
看看......
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

virsim
发表于 2020-11-30 09:17:05 | 显示全部楼层
学习分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 09:18:32 | 显示全部楼层
这是什么呢？新的？
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 62下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-29 06:30 , Processed in 0.014831 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表