在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1803|回复: 3

[求助] 画版图的时候什么时候能够成环什么时候不能成环?

[复制链接]
发表于 2020-11-28 16:09:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
高频和低频电路画版图的时候,连接元件的线什么时候能够成环,什么时候成环会对电路性能影响呢?
在这方面完全没有概念,只能瞎连……有没有前辈指导一下呢?
发表于 2020-11-29 09:40:05 | 显示全部楼层
不知道你说的是PCB还是IC,对于PCB来说,环路构成环状拓扑,会在板子的垂直防线产生一个磁场,会对外界产生干扰,同时外部的干扰耦合进来,在环路中产生耦合电压
发表于 2020-11-29 10:56:22 | 显示全部楼层
低频的基本都是闭合环  尤其bcd工艺  特别注重闩锁和天线  高频的没有接触过 但是听朋友说过  高频的有时候就是需要非闭合环   如果拿不准就去问电路或者公司其他同事  
 楼主| 发表于 2020-11-30 15:50:20 | 显示全部楼层


wx148520 发表于 2020-11-29 10:56
低频的基本都是闭合环  尤其bcd工艺  特别注重闩锁和天线  高频的没有接触过 但是听朋友说过  高频的有时候 ...


好的~谢谢您~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-24 03:25 , Processed in 0.015658 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表