时钟输入用方波还是正玄波好点

songyang · 发表于 2003-9-5 09:23:26

您需要登录才可以下载或查看，没有账号？注册

x

对MAX7000S芯片，好象两种外部时钟输入都可以吧，哪种要好点

sunds99 · 发表于 2003-9-5 09:40:53

占空比为50%的方波较好

songyang · 发表于 2003-9-5 09:50:28

如果用正玄波的时钟输入会不会出现什么麻烦啊！

zhoujj · 发表于 2003-9-5 09:57:39

正玄波的时钟输入可以阿

songyang · 发表于 2003-9-5 10:04:24

我也是用的正玄波，运行倒是可以，不过我用示波器看了一下受它影响的信号，波形怪怪的，好恐怖啊！

zhoujj · 发表于 2003-9-5 10:19:29

你先用示波器看一下你的输入时钟信号，看是否干净
在这个前提下，在你的全局时钟信号输入脚连一个对地的电容试试
还不行，你把那部分转换的代码贴出来大家帮你看看啊

bravelu · 发表于 2003-9-5 10:40:37

不对啊，就算你输进去的是正弦波，经过FPGA以后出来的信号也是方波啊，怎么个古怪法？

songyang · 发表于 2003-9-5 10:40:42

非常感谢两位大侠，我的系统运行还算正常，只是出现过极少的一两次数据出错，所以我想问一下用方波是不是更完美！
全局时钟加一个电容，这我到没试过，试试看
另外，代码好象比较长，不好帖

songyang · 发表于 2003-9-5 10:45:08

就是对静态存储器读写时的波形啊，从CPLD出来的读写波形就像一个尖峰一样
（我用的是10MHZ）

bravelu · 发表于 2003-9-5 10:45:54

加电容好么？虽然我不太懂模电，但这明显是增大时钟的负载嘛，clock skew 会变大的。

站长推荐 /1