|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
Schedule (day 1)
􀂀Introduction to Logic Synthesis
􀂄 Introduction
􀂄 Design object
􀂄 Static Timing Analysis (STA)
􀂄 Synopsys design analyzer environment
􀂀hdl Coding For Synthesis
􀂄 Synthesizable verilog HDL
􀂄 Some tricks in Verilog HDL
􀂄 Designware library
􀂀Lab Time (Lab1)
。。。。。。 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2007-12-3 22:58:15
发表于 2008-3-15 14:14:55
