在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8487|回复: 37

CIC Logic Synthesis教程

[复制链接]
发表于 2007-12-3 22:58:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Schedule (day 1)
􀂀Introduction to Logic Synthesis
􀂄 Introduction
􀂄 Design object
􀂄 Static Timing Analysis (STA)
􀂄 Synopsys design analyzer environment
􀂀HDL Coding For Synthesis
􀂄 Synthesizable Verilog HDL
􀂄 Some tricks in Verilog HDL
􀂄 Designware library
􀂀Lab Time (Lab1)
。。。。。。

Synthesis2003_07.part1.rar

1.81 MB, 下载次数: 182 , 下载积分: 资产 -2 信元, 下载支出 2 信元

part1

Synthesis2003_07.part2.rar

811.35 KB, 下载次数: 142 , 下载积分: 资产 -2 信元, 下载支出 2 信元

part2

发表于 2007-12-12 04:11:20 | 显示全部楼层
thanks
发表于 2008-1-18 09:42:55 | 显示全部楼层
雪中送炭啊
发表于 2008-2-17 13:39:14 | 显示全部楼层
xie xie le
发表于 2008-2-18 23:23:58 | 显示全部楼层
ding yi xia , zhichi
发表于 2008-3-5 22:37:20 | 显示全部楼层
thank you!!!!!!!
发表于 2008-3-9 08:08:34 | 显示全部楼层
非常感谢楼主无私奉献
发表于 2008-3-15 14:14:55 | 显示全部楼层
今天收获大了
发表于 2008-3-16 15:53:11 | 显示全部楼层
謝謝分享
发表于 2008-5-31 15:54:58 | 显示全部楼层
xiexie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 06:14 , Processed in 0.033378 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表