振荡器接电荷泵泵电容波形问题

学无止境9527 · 发表于 2020-11-4 16:56:39

您需要登录才可以下载或查看，没有账号？注册

x

找到一个能产生方波信号的时钟电路，作为电荷泵的时钟信号，空载的时候输出波形是占空比为50%的方波，频率大约是10Mhz，接到电荷泵的输入端时，我查看波形，波形完全就变样了，电荷泵的输出电压也达不到之前测试时的高压了。之前电荷泵的测试是直接加载的Vpulse。想问问各位前辈，这个问题怎么解决呢

学无止境9527 · 发表于 2020-11-4 17:00:36

上面的图是空载时候时钟电路的波形，下面是接在电荷泵上的波形

学无止境9527 · 发表于 2020-11-4 17:03:32

这个是电荷泵的电路图，就是把时钟电路的输出接在电荷泵的CLK1和CLK2上了，1pf的电容

xielei1 · 发表于 2020-11-13 10:10:22

猜测驱动能力不够，加CML buffer 在中间会有效吗

虎大王 · 发表于 2020-11-13 11:59:36

clk出去后，加几个buffer，就好了。
你这是直接把clk产生环路中加了个大负载，clk频率还能保持原来的吗？？
不说你仿真，你算也能算出来啊。

学无止境9527 · 发表于 2020-11-13 15:51:48

虎大王发表于 2020-11-13 11:59
clk出去后，加几个buffer，就好了。
你这是直接把clk产生环路中加了个大负载，clk频率还能保持原来的吗？？ ...

感谢前辈回答，我是个小白，很多东西不会，是的，我也想到了，直接电容加在上面，肯定影响频率了。
前辈，你说的buffer是什么结构？

Zj1228 · 发表于 2021-1-16 22:47:59

两个反相器接在一块可以充当Buffer

黑大帅 · 发表于 2023-3-5 17:58:50

我现在仿真也遇到了这个问题，还好看到了这个答案，还想请问一下大佬，你最后的输出接上负载电压会不会下降很多，是怎么解决的呢

Halsone · 发表于 2024-2-26 21:00:13

学习了

px_r · 发表于 2024-3-6 00:09:37

黑大帅发表于 2023-3-5 17:58
我现在仿真也遇到了这个问题，还好看到了这个答案，还想请问一下大佬，你最后的输出接上负载电压会不会下降 ...

自己手算一下，根据负载先算出单级电荷泵是否可以驱动（输出电压大于VDD），可以驱动后在增加级数，要保证电荷泵的鲁棒性一般设置最大的输出电压要比规定的设计指标高15-25%，要是不想增加级数就提升频率和泵电容的容值

[求助] 振荡器接电荷泵泵电容波形问题