版图被全部打散后怎么恢复呀

Mr_G · 发表于 2020-10-28 19:19:12

您需要登录才可以下载或查看，没有账号？注册

×

版图被全部被flatten后怎么恢复

peterlin2010 · 发表于 2020-10-28 19:31:45

US7272805B2
System and method for converting a flat netlist into a hierarchical netlist

Mr_G · 发表于 2020-10-28 19:39:51

peterlin2010 发表于 2020-10-28 19:31
US7272805B2
System and method for converting a flat netlist into a hierarchical netlist

你好，请问在cadence上怎么操作呢

卑微打工人 · 发表于 2022-5-17 14:45:55

Mr_G 发表于 2020-10-28 19:39
你好，请问在cadence上怎么操作呢

兄弟，现在知道怎么还原了吗。可以跟我说说吗

Mr_G · 发表于 2022-5-29 10:01:42

卑微打工人发表于 2022-5-17 14:45
兄弟，现在知道怎么还原了吗。可以跟我说说吗

目前还是无解，我放弃啦

xyh_hat · 发表于 2022-5-31 12:30:18

直接在版图中全选，然后edit --make cell

haoren007 · 发表于 2022-5-31 13:06:07

xyh_hat 发表于 2022-5-31 12:30
直接在版图中全选，然后edit --make cell

没那么简单，以前的门级电路的版图呢，运放的版图呢，各个模块级的版图呢？人家是要所有的东西都恢复到未打散前的状态

ppicq · 发表于 2022-8-1 17:58:34

可以找到phyconfiguration，然后把左边那个绿色小图标右键选择set/remove force descend，然后重新update产生所有器件即可，这种情况适用于有多层套用的情形

skyfan666 · 发表于 2023-3-9 11:19:02

xyh_hat 发表于 2022-5-31 12:30
直接在版图中全选，然后edit --make cell

这肯定是不行的，make cell后，也跟打散之前不一样，哪个线是哪个线都不知道的

m8510a · 发表于 2023-4-23 17:51:15

ppicq 发表于 2022-8-1 17:58
可以找到phyconfiguration，然后把左边那个绿色小图标右键选择set/remove force descend，然后重新update产 ...

请问有截图吗？没找到绿色的按钮

账号		自动登录	找回密码
密码			注册

[求助] 版图被全部打散后怎么恢复呀