系统内部产生的时钟，既不是分频，也不是倍频，类似于门控失踪，可以用created_generated_...

ZHZIC

我系统内部产生了一个时钟那个时钟是与原来的输入的时钟进行了一个组合逻辑门输出的，输出的频率还是与之前的一样，只不过有一段时间会一直为高电平，类似于门控时钟吧。。。
然后我DC综合的时候，打算用created_generated_clock这条命令定义那个系统内部产生的时钟,我首先是这样输入的：
create_generated_clock -name SCLK [get_pins clk_gate/Q] -source CLK
然后报了个错误：

说是必须要用这三个参数之一，然后我就加上了-multiply_by 1，这样就可以了
想问一下，这样做可以吗？
本来没打算加的，因为我的频率都没变化，所以加上也没什么意义啊

phoenixson

你应该描述实际的电路逻辑，如果是通过已知的逻辑产生出来的时钟，应该用-combinational, 如果是由不确定的逻辑，或者blackbox产生的时钟，或者不关注时钟极性，可以像你那么写，或者写成-divide_by 1

jake

不需要加 create_generated_clock，工具完全可以理解这个时钟是哪里来的

ZHZIC

   

jake 发表于 2020-10-26 21:58
不需要加 create_generated_clock，工具完全可以理解这个时钟是哪里来的

好的，多谢
但是如果加上不知道会有什么影响啊
我已经加上综合出来了

frustrate

你给的 是 1  当然频率 不会有什么变化， 这个是定义相位关系的， 你给 edge 就不用这个选项了