PMOS的寄生PNP

遍体林香

没有图片；
单独仿真一个PMOS，D接3.3V，S接0，G接D，B（nwell）解可变电源，扫描B端电压；

正常来说，当B端电压比D端电压地0.6V以上时，寄生PNP（P+/N-well/P-sub）应当开启并工作于放大区，但是实际仿真时，D端的电流与S端电流一模一样，意味着电流几乎全部从PN结流过而不是通过寄生PNP流到Psub，虽说这个寄生PNP放大倍数很小，但是从仿真数据上看，保险为寄生PNP根本没有工作，这是为啥？

几个简单数据：

VG=VD=3.3V，VS=0V，VB可变；
ID=12.1687mA， IB=12.1687mA；
ID=1.05601mA， IB=1.056mA；
ID=100.583uA， IB=100.582uA；
ID=1.01318uA， IB=1.01303uA；
ID=10.1629nA， IB=10.1169nA；
ID=10.1629nA， IB=10.1169nA；

D端电流几乎全部流过PN结。

tStone

你这个寄生PNP在实际中是存在的，但是在仿真中却是不存在的。

andy2000a

得看你 mos model 有没包含寄生 pnp

jamesccp

先了解PDK，先阅读model文件，先仿真器件DC参数，是电路设计前必须做的。

遍体林香

tStone 发表于 2020-10-21 14:02
你这个寄生PNP在实际中是存在的，但是在仿真中却是不存在的。

看仿真結果，是的，

遍体林香

andy2000a 发表于 2020-10-21 14:25
得看你 mos model 有没包含寄生 pnp

那么问题又來了，工艺场提供的PDK中，有专门的SPICE MODEL文件夹描述其device，甚至有些工艺辉针对每一种器件都有专门的pdf文档进行性能描述，但是这些深亚微米工艺并不会给出器件的模型/剖面图，顶多给了电阻的寄生模型（ckt电阻对nwell有寄生电容，仿真结果也能体现出），其他关于mos的文档全是性能曲线的描述，所以，大神，mos中是否包含寄生PN结/寄生PNP是在哪里看的？ 我记得D，S对B的寄生PN结是仿真能知道的，文档里还不一定有描述，，以前CSMC 1um BCD工艺，会给出大部分器件的剖面图以及模型，海力士0.18um BCD某个工艺也给出了这些图，但是SMIC55nm/UMC55nm没有一张结构图。。。。。这该如何查看model包含哪些寄生呢？

andy2000a

你无法知道,

剖面 要去要才会给 . 一般不外流,  Fab都认为事机密, 如果先进工艺, 我是没用拉,  朋友说很多去 TSMC 开会 给你看crossection 就很了不起 .  不会给你拍 .  

  

另外 mos 还很多可能 model不会有

substrate current    有些也不一定有 .  以前碰过 substratecurrent  model 没有 , bandgap上高压出事 查很久才 知 model没

gate leakage 也没有 ,

self heating: 很大mos 如果流大电流会过热 像 usbswitch 会流 1A 那都会有热, 也是没 model

还有些 mos breakdown , 有些 wellbreakdown 没..实际用 layout 没拉高..就漏电 , 很多 commandfile 没写好.. 碰过很多高压 mos 外 guardring 空接 竟然查不到, 好在 layout review 有看到 , 否则怎死的都不知道 .  

做模拟 .

Model 不一定准, 可相信

Eda tool 可能有 bug

Fab  可能 mask会跑错

Package 可能会出包

我全碰过 , 还碰过同事出包, 他打死都不认 那地方会出错, 也没怀疑. 光Debug花 1个月 还怀疑工艺厂 (有配合 所以可调) ,最后向外求援. 后来是被我找到 bug.  如果做 analog, 你要 debug,要怀疑所有的可能性 , 在慢慢排除不会.

先进工艺 55nm 不会给 ..1u 老的 大概没人要抄 . 很多FAB  有些偷其它家 欧  cross section 一贴出 可能会被抓 可能偷哪些家, 别怀疑 TSMC很多专利都有写  做出来会如何. TSMC 有很多这方面专利, 在说 tsmc除非你去搞 7nm  14nm 28nm ..我是没用过 , 但这些都很珍贵很机密, 没用到 你有账号你也抓不下来 … 虽然我也好奇 14m下 analog会如何设计, 但就碰不到

遍体林香

andy2000a 发表于 2020-10-22 14:31
你无法知道, 剖面 要去要才会给 . 一般不外流,  Fab都认为事机密, 如果先进工艺, 我是没用拉,  朋友说很多 ...

大佬啊

现在工艺越来越先进，fab甚至连device的剖面图都不给了，器件结构层次是越来越复杂，很多东西还好似的靠自己研究靠经验积累啊

dashezhixue

andy2000a 发表于 2020-10-22 14:31
你无法知道, 剖面 要去要才会给 . 一般不外流,  Fab都认为事机密, 如果先进工艺, 我是没用拉,  朋友说很多 ...

前辈，你是否碰到过package对dc的影响