在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3362|回复: 2

[求助] 版图基础问题(小模块打散成多个MOS管)

[复制链接]
发表于 2020-10-13 00:25:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天画版图进行交接工作,看到排版不对打算重画元件,但是发现将全部元件generate from all 之后,却是打散后的MOS管,这样一个个连的话会很麻烦。如图所示,排成一列的就是原来的排版,原来是包含了小模块的版图,各小元件版图都有但是都是有X,如图所示。求求大家帮我看看把!!!!!!
3333.PNG
发表于 2020-10-13 09:21:42 | 显示全部楼层
你看下有X的器件,看是不是跟你现在一个library
 楼主| 发表于 2020-10-13 11:32:41 | 显示全部楼层


wx148520 发表于 2020-10-13 09:21
你看下有X的器件,看是不是跟你现在一个library


好的,已解决,是关联路径的问题,就是他原来的路径更改了,所以就会出现这个问题,只要把路径改一下就可以用了,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 21:32 , Processed in 0.018161 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表