下一代SoC对寄生提取的要求详解

Emelee

全文链接：custom-design-para-extraction
由于半导体的终端应用要求SoC具有更高的性能和更紧密的集成，这对定制设计和协同设计的标准也提高了。同时，这些趋势对寄生参数提取也有了新的要求。高速设计需要电感提取，而高灵敏度设计需要基底提取和高精度。随着提需取的组件数量增加，提取引擎的容量和运行时性能必须增强，而且不断增加的网表尺寸日益凸显了网表缩减程序的作用，目的是缩短后期布局模拟的时间，并减少模拟的数量。这些要求和挑战日益明显已经无法仅仅通过数字设计应对。


因此，EDA行业的我们将致力于开启定制设计的新时代。