在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5177|回复: 6

[求助] 怎样提高virtuoso的混仿速度

[复制链接]
发表于 2020-9-16 11:33:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在用virtuoso做数模混合仿真,发现virtuoso太慢了,我用vcs仿数字部分至少要仿到40多ms才有结果,用virtuoso混合仿真怎样才能比较快的达到这个仿真时间
发表于 2020-9-16 14:19:36 | 显示全部楼层
开XPS MS, 降低精度,如果是PLL或者ADC可以选PLL/sampled选项
如果A和D耦合不是那么紧密,不需要每个周期都互相喂数据可以分开来仿。
 楼主| 发表于 2020-9-16 14:58:20 | 显示全部楼层
详细一点行吗
发表于 2020-9-17 09:05:03 | 显示全部楼层
用veriloga代替模拟怎么样?

点评

写得烂的verilog-a会不收敛  发表于 2020-9-17 16:29
发表于 2022-4-16 21:13:39 | 显示全部楼层


quantus 发表于 2020-9-16 14:19
开XPS MS, 降低精度,如果是PLL或者ADC可以选PLL/sampled选项
如果A和D耦合不是那么紧密,不需要每个周期 ...


请问 PLL\sampled这个选项在哪呢?我在cadence 618里面没有看到
发表于 2024-1-2 10:14:44 | 显示全部楼层


PisengChou 发表于 2022-4-16 21:13
请问 PLL\sampled这个选项在哪呢?我在cadence 618里面没有看到


你好,请问解决了吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:13 , Processed in 0.021166 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表