UVM模块验证到系统验证的问题

百毒郎君

背景：最近在做一个比较复杂的DSP模块验证，环境是自己摸索搭建的，现在集成到mcu的系统上，发现了很多问题：
现状：我理解的模块级验证就是给激励，配置寄存器，等待中断，读寄存器处理中断，读结果，check。因为模块出来的线很少，除了apb总线，就只有几个中断。所有模块级的case基本都是基于这一原理的。
问题1、系统验证是带内核的，我的做法是写了一套c和tb基于ram的握手程序，现在中断服务程序可以用模块级写的中断seq，也可以用keil中的中断服务程序，前者便于控制，我可以在执行的过程中读取结果，直接检查，但是实现过程是来回握手，和实际的芯片处理过程有差异。后者的话，和芯片处理过程一致，但是我很难选择取结果的时机。应该如何取舍？
问题2、在1的问题中，实际上我的bus_monitor承担了很重的角色，会自动收集bus_tr，采到指定地址的数据时，会送给scb做检查，但是这个过程是很不利于系统集成的，因为系统的bus_agent应该是单独和所有模块分开的，那我应该怎么做数据收集呢?难道在模块agent的o_monitor中再做一组总线的观测吗，感觉这样很蠢呀~~，如果不这样做，o_monitor也没什么用，只是采集几个中断的信号，好像也没什么用。。。
问题3、model和scb的关系，在系统级验证中我发现之前把中断处理做成一个basic_seq，然后在每个case中调用的方法挺蠢的，不过真的很方便呀，我可以自由选择这次的中断处理要不要读取结果，读取结果寄存器，bus_monitor会自动收集送给scb做自动检查。在系统级验证时，更好的做法是不是应该把它放在model中呢。我试着把它们放在model中，又会有新的问题，是在model用write/read来处理中断时，就收集tr，送给scb检查呢，还是像之前一样，monitor监测，再送到scb做检查？
希望大佬们帮忙解答，可能有表述不清的地方，可以跟我提，我再说清楚一点。。。