UVM寄存器模型的后门访问路径设置

HolmeXin

chip_z 发表于 2020-8-24 21:56
将reg_block.add_hdl_path("path")改为reg_clock.set_hdl_path_root("path")就好了。
也不知道为啥用add_ ...

因为 add_hdl_path是在lock_model()前生效的，你要用add_hdl_path的话，

就要在builde_phase 中lock_model() 之前使用，否则后面只能通过set_hdl_path_root改变