在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1722|回复: 3

[求助] 项目管理

[复制链接]
发表于 2020-8-20 10:02:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在一个项目中如何将电路和版图可以联系在一起,这样做lvs验证就不用导出网表,每次重复做了,还有top看模块大小也不用每次导出GDS文件,只要点开你的版图就可以直接看到了,求各位大神不吝赐教,让小白能够学习一下!跪谢!!!
发表于 2020-8-20 12:55:13 来自手机 | 显示全部楼层
不想导出网表可以在calibre上的netlist那一栏把export from schematic viewer勾上然后把Top cell, Library Name 填上你线路的单元名和库名就可以了,至于你说的看top模块大小是什么意思?把gds导出来看数据大小?你这样的目的是什么?
 楼主| 发表于 2020-8-20 13:58:02 | 显示全部楼层


843071455 发表于 2020-8-20 12:55
不想导出网表可以在calibre上的netlist那一栏把export from schematic viewer勾上然后把Top cell, Library  ...


我们公司的工艺比较特殊,版图启动目录一般都是和电路分开的,这样还能实现不到处网表验证版图LVS吗

发表于 2020-8-20 14:21:19 来自手机 | 显示全部楼层


zhao!!! 发表于 2020-8-20 13:58
我们公司的工艺比较特殊,版图启动目录一般都是和电路分开的,这样还能实现不到处网表验证版图LVS吗

...


可以,一般的公司线路和版图都是分开的,只要能访问线路,并且你有权限导出cdl,按那种方法就是可以的!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 11:48 , Processed in 0.018709 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表